딥시크, 화웨이 칩으로 차세대 모델 학습 추진

딥시크가 화웨이와 차세대 AI 칩 설계 단계부터 협력하고 있다고 디 인포메이션이 보도했습니다. 화웨이 엔지니어들이 딥시크 사무실에 파견돼 모델 연산 방식과 칩 사이의 데이터 이동 효율을 고려한 요구 사항을 설계에 반영하고 있다는 내용입니다.

딥시크는 이르면 2026년 말부터 화웨이의 어센드 950DT를 모델 사전학습에 사용할 계획입니다. 다만 관련 테스트가 진행 중이라 일정이 바뀔 수 있습니다. 화웨이는 2027년 출시를 목표로 하는 어센드 960DT 물량도 딥시크에 우선 배정할 방침이라고 보도됐습니다. 이 칩은 모델 학습뿐 아니라 서비스 운영에도 쓰일 계획입니다.

코드 전환 부담을 줄이려 한다

협력의 한 축은 오픈소스 프로그래밍 언어 타일랭(TileLang)입니다. 딥시크는 지난달 어센드 950에서 실행할 수 있는 타일랭 버전과 모델 구동에 필요한 연산·데이터 전송 코드 다섯 세트를 공개했습니다. 이 도구는 엔비디아의 CUDA와 달리 특정 칩에 묶이지 않도록 설계됐습니다. 다른 칩으로 옮길 때 코드 조정은 필요하지만, 처음부터 다시 개발하는 부담을 줄일 수 있다는 설명입니다.

중국산 칩으로 대규모 학습을 안정적으로 할 수 있을지는 아직 확인되지 않았습니다. 보도에 따르면 딥시크의 최신 테스트에는 프로세서 1,000개 이상이 사용됐고, 모델을 처음부터 학습하려면 어센드 950DT 1만 개 이상을 수 주간 가동해야 할 수도 있습니다. 칩 생산량과 시스템 안정성도 해결해야 할 과제입니다.

성능과 공급이 남은 과제

에포크AI에 따르면 엔비디아 B300의 기본 산술 연산 성능은 어센드 950보다 약 7배 높습니다. 이 비교만으로 실제 모델 학습 속도나 비용을 단정할 수는 없습니다. 보도는 미국의 수출 규제가 화웨이의 생산 역량에도 부담을 준다고 전했습니다.